
DS3105
115
Figure 10-4. SPI Interface Timing Diagram
CS
SCLK,
CPOL=0
SCLK,
CPOL=1
t
SUI
t
HDI
SDI
t
CYC
t
SUC
t
CLKH
t
CLKL
t
CLKL
t
CLKH
t
HDC
SDO
t
EN
t
DV
t
HDO
t
DIS
CPHA = 0
CPHA = 1
CS
SCLK,
CPOL=0
SCLK,
CPOL=1
t
CYC
t
SUC
t
CLKH
t
CLKL
t
CLKL
t
HDC
t
SUI
t
HDI
SDI
SDO
t
EN
t
DV
t
HDO
t
DIS
t
CLKH